BGA你会做夹具吗?（一）续

2017-10-17 by:CAE仿真在线来源:互联网

你“会”层叠吗?你会怎么帮小明去修改这个层叠设计呢?小陈在研讨会上经常会说到一句话“限制科技发展的不是我们那突破天际的想象力,而是工艺的可实现性”。
在这个案例中,有一个边界,就是板厚。我们只能在一定的板厚框架内去权衡其他的因素。而1mm的BGA使用文中“加工性能较好的板材”我们可选取的板厚通常在3.5mm以内。
压缩这个案例中的厚度有这么几种方法:

减少介质厚度和线宽,导体损耗很多时候没有想象中的那么严重,单线4-5mil就差不多了。这样可以将原本6mil的介质厚度降低至4-5mil。
电源层放置在±第三层,这样既保证了对称性,又使得走线从第五层开始走,算上保护长度的话通常stub也就在可接受范围之内了。
BGA内扇出的走线不一定全是高速走线,非高速走线可以考虑使用表底层扇出、可以考虑参考电源层(TOP/GND02/PWR03/SIG04/GND05,高速走线从第六层开始走),可以考虑不两边都参考地。
这样做的话差不多是20层左右就可以走出来,厚度可以控制在3mm左右。而当前大部分一线厂家的量产厚径比也在12-15的范围,使用10mil甚至是8mil孔径的过孔完全没有问题。

在文中还有一些隐藏条件(强行隐藏条件的小陈),实际上明工是一个懂大概理论的人(毕竟知道线宽跟损耗,双面参考等问题,懂得stub小于300mil/Xgbps也就不足为奇了),40mil左右的stub他要加四层而不是两层,这个板子妥妥的是25/28Gbps的信号啊!

文中提到了信号是过连接器的,所以用盲埋孔设计实际上在该项目中用处不大。

高多层板,用罗杰斯也不太靠谱,太难加工。文中说的双面包地,6mil的pp,5-6mil的线宽,可以看出明工选取的介电常数在3.5偏左,用罗杰斯的地介电常数去做减少介质厚度同时保证线宽的可行性也不大。当然在选取板材的时候可以选取含胶量较高的,介电常数会小一些。

下面是上期提问环节中大家的回答:

(以下内容选自网友答题)1.BGA重要走线需要规避串扰,放在叠层上下都为底层那一个叠层,其余非重要走线尽量做到避免 2.芯片电源不用厚铜箔来解决,通过多打孔,多电源层分流方式解决此类问题 3.导体损耗以及阻抗匹配为了避免线太细,可以挖去临层参考地,通过隔层参考来保证线宽@Lee评分:2分还是采用22层板,但是采用盲埋孔,这样就不会担心焊盘太大等问题了@涌评分:1分从高速链路的协议要求来修改板材、板厚、过孔stub、链路阻抗。根据协议要求,全链路系统分析走线插损和回损余量,来选择易加工性价比高的合适的板材;再了解厂家的加工厚径比能力,以及仿真的过孔阻抗要求,推算出可选择的板厚范围;最后根据布线通道计算层叠层数;然后综合层数、厚度、阻抗、stub要求等选择介质型号,使最终层叠满足各项要求。@杨勇评分:1分差分信号本身就具有一定的抗干扰能力,对夸分割也不是太敏感。因此不必采用上下相临层都用地平面的层叠,使用双带线也可以满足要求,但布线时需要避免相临层平行走线。可以采用8层信号、6层电源地,第8、9层使用2oz铜厚。@ 绝对零度评分:1分这么一看,我还真不会设计层叠了,原来里面有这么多学问。以前遇到过一个爆板,是从有铅转RoHS,既然是实验板不出货,弄个有铅焊接,温度低爆板会好很多。还有就是明工设计是不是过于谨慎了,搞得余量太少。哎~平时设计真没遇到这么极端的情况,很难指导明工了。得靠明工的同事来指导我了。哈哈~@ 大海象评分:1分首先,造成这几个问题的直接原因是4.5mm的板层太厚,这直接导致了过孔的厚径比太大、过孔太长和BGA的Fanout区容易爆板。而4.5mm的板层厚度只要来自于以下几个方面:每个信号层两边都有GND层;为了同时减小stub和满足连接器保护长度的要求而增加层叠;为了减小导体损耗和保证信号线的阻抗而使用了两张pp/core。其实以上的问题可以用一个问句来总结,那就是:“有必要么?”。虽然板子中有许多的高速串行信号线,但是一个BGA中好几百个引脚,不会每个引脚的输出都是高速串行信号,所以并没有必要每个信号层都用两个GND层包裹,同时,在电源分配网络设计良好的情况下,电源平面同样可以作为良好的返回平面。此外,阻抗和导体损耗也只有高速信号线需要考虑,低频信号线的阻抗只要大概满足都可以工作,而导体损耗甚至不用考虑。至于stub的影响,其实stub对于信号而言就像一个频带很窄的带阻滤波器,它对信号的影响有多大应该通过仿真来确定,如果影响不大就无需背钻处理。考虑这几个方面,其实可以在挺大的程度上减小板层的厚度。@ 黄跃辉评分:3分首先啊,1078这种规格的,在高速设计中是不能用的,2313,3313之类的好好用;其次,信号到地的高度,4或者4.5mil即可,再多,降低损耗的意义也没有那么大,也就是好好选core和pp;然后,选好点的,Df<0.011的材料,铜箔厚度0.5oz,地也一样(靠近2oz电源层的选1oz)。8mil的FHS,10层信号,4层电源(第二层可以放电源),厚度控制在125mil以内,简单的很!对了,45*45这样的小芯片,也要8层出线,有点多啊!@eric173评分:3分根据BGA pitch 间距 1.0MM,根据板厂厚径比工艺能力,首先限制住板厚2~2.5mm,至于板层数和信号具体性能要求,就要从板材考虑了,方法多种,综合折中考虑吧@GFY评分:1分层叠是一个综合设计考虑的过程,主要根据主芯片管脚数量和类型以及用途成本考虑信号层和电源层的布局和分配@zhl评分:分1.根据布线通道,电源确定布线层数,电源层数,地层数从而确定总层数 2.根据板厂的厚径比及仿真过孔阻抗要求确定板厚范围。 3.权衡利弊确定pp,core从而确定叠层。@ 王萍评分:1分第一,信号两边没必要都是地平面,将信号与其中一个参考的平面拉近距离,而另外一个平面距离拉开,这也能保证参考层的完整性第二,要走大电流,不一定要2oz那么厚的铜,可以减小铜厚,增加走线宽度第三,很少会用两张PP,可以用2116,2313或是其它厚度的PP 第四,布线有问题时,应该考虑优化布线层,而不是盲目的增加层数@王发展评分:2分第一点:优化板材采用更薄,损耗更低的,热形变性能更佳的第二点:忽略过孔阻抗,且把过孔尽量好近源端或者负载端(取舍,权衡) 第三点:一层信号只参考一层地,加大信号层间距,减少相临走线平行长度,降低串扰@小叶紫檀评分:2分1,bga和连接器异面放置,且采用hdi盲孔,这样方便减小孔径,优化过孔阻抗2,试试罗杰斯这类又薄,损耗低的板材3,忽略过孔阻抗,毕竟测试通过才是硬道理,没必要方方面面都优化到最佳状态4,如果bga有问题,那么bga就不过回流焊接,用专业的拆焊机器单独焊接bga@ 海鸥评分:2分1.采用低介电常数,低损耗板材,可以在阻抗不变的情况下,减少参考平面间距,以此达到减少板厚的目的; 2.内层采用0.5Oz铜厚,不容易爆板 3.如果是bga与连接器直连,无ac耦合电容,则路径上只有一个过孔,位于bga处,此过孔不需要做阻抗控制 4.仿真看看每层信号上下都必须是地是否有必要, 5.尝试hdi工艺,可以达到减小孔径,满足阻抗的目的@ Ben评分:3分首先板上有1.0mm的BGA,并且有高速线,那么差分是否要穿入bga?假设要穿,那扇出孔最大为8mil~10mil,根据厂商的加工能力确定相应的厚径比,则板厚大致上是有个值了,根据板厚确定了相应的层数!板材则必须选用高Tg低DK的高速板材,而对于导体损耗则不需要考虑那么多。对于stub则在布线层上尽量去避免,优先考虑连接器管脚端的分支长度,其它过孔无法规避的则用背钻工艺。对于平面层,建议GVVG的叠层,有效保证板子的EMC。信号也可完全参考完整的地平面。总原则就是在满足工艺要求的前提下去尽可能的提高整版的信号质量!@刘栋评分:3分高速先生常说:PCB设计是平衡的艺术。电子产品生产是多个行业、部门、工艺共同努力的结果,所以设计要考虑可制造性。对于小明的设计,建议如下:1、查阅芯片Layout手册,区分高速信号、次高速信号、一般信号。区分重要电源、一般电源。高速信号参考地平面,其它信号可参考地或电源平面,不需要“两边都是地”。2、保证线宽满足板厂常规生产能力,来求解阻抗。3、两个电源层使用常规1Oz,与地层紧耦合,所有的层从中间上下对称。4、过孔考虑纵深比,对于高速信号可使用背钻,其它不用。对于需要8个走线层,可使用16~18层,2.0~2.5mm板叠层。@ 山水江南评分:3分层叠结构以及层数的选择需要考虑各方面的需求,以达到最佳的平衡,并不是按照设计原则的每一条严格的机械执行。再综合有特殊布线要求的信号线如差分线、敏感信号线等的数量和种类来确定信号层的层数,建议联系加工厂家,选择成熟的验证过的层叠方式进行。在本例中,建议选用低介电常数、低损耗板材,在阻抗不变的情况下,可减少参考平面间距,以此减少板厚。可以通过仿真等手段,看一下是否有必要每层信号上下都必须是地层。电源铜箔厚度不要2oz,可以考虑0.5oz,通过增加走线宽度减小铜箔厚度,同理地层铜箔厚度也可以这样减小。再就是可以忽略过孔阻抗,等等。@杆评分:2分1,没有必要每个走线层都要双边地平面,重点关注高速信号,低速信号可要求低。 2,core电源根据大小要求,铺的平面大一些即可,不用过大的铜厚。根据电源大小不同,电流小的可走线即可,不用铺平面。可能铺一层即可。 3,不是高速信号都需要高速板材,最好仿真先。 4,考虑导体损耗,高速信号参考一个地平面即可,不用同时参考两边地平面。可压缩板厚。 5,高速信号是否要背钻,最好先仿真确认stub的影响,如影响较小可不考虑,节约成本。 6,板边连接器的保护,如果结构允许可以考虑主芯片与连接器不同面,或者在找下有没有无保护需求的连接方式。@hk评分:3分PCB设计是综合折中的一门艺术,关于层叠得认真考虑多个方面因素:1.必须得确认好有哪几种阻抗要求,密度最大区域需要多少走线层。2.务必多和板厂及时有效沟通,仔细确认关于最小允许的线宽,线距,最薄的层厚度以及验收标准,还有板厂工艺能力以及允许的最大孔径板厚比不要超过1:10,对于板厂,设备是硬道理。3.层叠设置要对称,关键电源平面和地平面紧耦合。4.高速、关键信号尽量以地平面为参考,保证地平面的完整性。5.尽量不要使布线信号层相邻,且相邻层走线尽量垂直。6.提前规划各层走线情况,否则在加层才能布通时可能调整线宽导致返工。7.尽量采用低损耗,低介电常数的板材,可以在阻抗不变情况下减少板厚,可考虑罗杰斯板材。7.建议采用HDI盲埋孔工艺设计BGA.8.每个信号层上下都为地平面没必要,也没必要每个stub都必须背钻设计。9.建议多使用软件进行反复多次仿真,以便优化设计。10.更多考虑SI.PI.EMC.DFM.DFT以及pcb生产加工多方面知识。@龍鳳呈祥评分:3分1、根据布线的大致密度、电源数、重要关键信号量的预估一个层数;2、不是所有信号都需要严格规避串扰,有的层可以单边地平面;3、根据各路电源的载流量,评估是否一定需要2OZ的铜厚;4、可以考虑HDI板;5、考虑将两张PP可以用其他厚度的代替。@ly评分:3分叠层貌似多米诺骨牌,一个改变可能带来一系列的问题。在众多因素中,介质厚度稍微做薄点,线宽稍微洗点,后面的问题就解决了,导体损耗也在可控范围内@业叶夜耶评分:2分

转自:高速先生

开放分享：优质有限元技术文章,助你自学成才