搜索Protel中plane和layer区别（转载）
2017-06-20 by:CAE仿真在线 来源:互联网
plane是所有Layer的其中一个
plane是所有Layer的其中一个,Layer是指层,例如有常见的信号层Signal Layers——顶层印刷层和底层印刷层(也就是布线层),还有顶层丝印层、底层丝印层和禁止布线层等等,而plane是指内电层Internal planes,在多层板(4层板以上)才会牵涉到这个层,主要用在VCC或GND网络中,最多可以有16个内电层。
layer一般走信号,为正片,即连线的地方走导线
plane一般为中间的电源层。为负片,既连线的地方不走导线。
多层板的层设置当初困扰了我好几天,就是没搞懂plane和layer的区别。看别人的多层板也没看懂,以为多层板的中间的地平面和电源平面也是应该像双面板那样敷铜来实现,但是别人的多层板文件里面又没有大块的敷铜。按照别人那样设置了层后,在中间的2层根本没法敷铜,pcb布板书籍上也没有讲到多层板的层设置。后来用plane和layer作为关键词百度了一下才搜到一篇文章,搞明白了pcb的正负片之分。本来想把那篇文章转载过来,但又没找到了。还是自己写写,以便和我一样初次做多层板,有一样困惑的人能够search到。
pcb的制作有正负片之分,正片就是我们平常理解的那样,画线的地方有铜皮,没画线的就没有。负片则是画线的地方没有铜皮,没画线的地方才有铜皮。双面板的底层和顶层都是正片做的。在多层板里面,对于地平面和电源平面这样大块铜皮的层,一般用负片在制作,负片的数据量小,只需要将整个平面做一定的切割。正片就是layer,负片就是plane。在protel的层设置里面就有add layer和add plane两种新建层的命令。在正片可以走线,敷铜,放置过孔和元件等,在负片上只能通过画line来切割平面,切割开的每个部分可以单独设置net,不能在负片上走线、敷铜。当然也可以用正片加敷铜来实现地平面和电源平面,但是无疑负片更适合,数据量更小,pcb工厂也方便加工,添加过孔后也不用rebuild。敷铜的每一个改变都需要rebuild,使得软件运行速度很慢。
乱七八糟的说了这么多,总结起来就一句话,多层板的电源层和地层用plane,信号层用layer。
选用四层板不仅是电源和地的问题,高速数字电路对走线的阻抗有要求,二层板不好控制阻抗。33R电阻一般加在驱动器端,也是起阻抗匹配作用的;布线时要先布数据地址线,和需要保证的高速线;
在高频的时候,PCB板上的走线都要看成传输线。传输线有其特征阻抗,学过传输线理论的都知道,当传输线上某处出现阻抗突变(不匹配)时,信号通过就会发生反射,反射对原信号造成干扰,严重时就会影响电路的正常工作。采用四层板时,通常外层走信号线,中间两层分别为电源和地平面,这样一方面隔离了两个信号层,更重要的是外层的走线与它们所靠近的平面形成称为“微带”(microstrip) 的传输线,它的阻抗比较固定,而且可以计算。对于两层板就比较难以做到这样。这种传输线阻抗主要于走线的宽度、到参考平面的距离、敷铜的厚度以及介电材料的特性有关,有许多现成的公式和程序可供计算。
33R电阻通常串连放在驱动的一端(其实不一定33欧,从几欧到五、六十欧都有,视电路具体情况) ,其作用是与发送器的输出阻抗串连后与走线的阻抗匹配,使反射回来(假设解收端阻抗没有匹配) 的信号不会再次反射回去(吸收掉),这样接收端的信号就不会受到影响。接收端也可以作匹配,例如采用电阻并联,但在数字系统比较少用,因为比较麻烦,而且很多时候是一发多收,如地址总线,不如源端匹配易做。
这里说的高频,不一定是时钟频率很高的电路,是不是高频不止看频率,更重要是看信号的上升下降时间。通常可以用上升(或下降) 时间估计电路的频率,一般取上升时间倒数的一半,比如如果上升时间是1ns,那么它的倒数是1000MHz,也就是说在设计电路是要按500MHz的频带来考虑。有时候要故意减慢边缘时间,许多高速IC其驱动器的输出斜率是可调的.
相关标签搜索：Protel中plane和layer区别（转载） ansysem电磁培训班 ansys SIwave培训课程 ansys maxwell hfss培训和分析 ansysem在线视频教程 pcb 封装分析仿真 Fluent、CFX流体分析 HFSS电磁分析 Ansys培训 Abaqus培训 Autoform培训 有限元培训
